14 Publikationen

Alle markieren

[14]
2016 | Bielefelder E-Dissertation | PUB-ID: 2904773
Entwurfsraumexploration eng gekoppelter paralleler Rechnerarchitekturen
Sievers G (2016)
Bielefeld: Universität Bielefeld.
PUB | PDF
 
[13]
2016 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2900363
Performance Estimation of Streaming Applications for Hierarchical MPSoCs
Flasskamp M, Sievers G, Ax J, Klarhorst C, Jungeblut T, Kelly W, Thies M, Porrmann M (2016)
In: Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO). ACM Press.
PUB | PDF | DOI
 
[12]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732427
Evaluation of Interconnect Fabrics for an Embedded MPSoC in 28 nm FD-SOI
Sievers G, Ax J, Kucza N, Flasskamp M, Jungeblut T, Kelly W, Porrmann M, Rückert U (2015)
In: 2015 IEEE International Symposium on Circuits & Systems (ISCAS). IEEE: 1925-1928.
PUB | DOI | Download (ext.)
 
[11]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2760622
Comparison of Shared and Private L1 Data Memories for an Embedded MPSoC in 28nm FD-SOI
Sievers G, Daberkow J, Ax J, Flasskamp M, Kelly W, Jungeblut T, Porrmann M, Rückert U (2015)
In: International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC). IEEE: 175-181.
PUB | DOI
 
[10]
2015 | Report | PUB-ID: 2783874
An Abstract Model for Performance Estimation of the Embedded Multiprocessor CoreVA-MPSoC Technical Report (v1.0)
Ax J, Flasskamp M, Sievers G, Klarhorst C, Jungeblut T, Kelly W (2015) .
PUB | PDF
 
[9]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2783142
System-Level Analysis of Network Interfaces for Hierarchical MPSoCs
Ax J, Sievers G, Flasskamp M, Kelly W, Jungeblut T, Porrmann M (2015)
In: Proceedings of the 8th International Workshop on Network on Chip Architectures (NoCArc). New York, NY, USA: ACM: 3-8.
PUB | PDF | DOI
 
[8]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2698929
CoreVA: A Configurable Resource-efficient VLIW Processor Architecture
Hübener B, Sievers G, Jungeblut T, Porrmann M, Rückert U (2014)
In: Proceedings of the 12th IEEE International Conference on Embedded and Ubiquitous Computing. IEEE: 9-16.
PUB | DOI
 
[7]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2753235
A Communication Model and Partitioning Algorithm for Streaming Applications for an Embedded MPSoC
Kelly W, Flasskamp M, Sievers G, Ax J, Chen J, Klarhorst C, Ragg C, Jungeblut T, Sorensen A (2014)
In: International Symposium on System-on-Chip (SoC). Tampere, Finland: IEEE.
PUB | DOI | Download (ext.)
 
[6]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2576115
Dynamisch rekonfigurierbare Hardware als Basistechnologie für intelligente technische Systeme
Korf S, Sievers G, Ax J, Cozzi D, Jungeblut T, Hagemeyer J, Porrmann M, Rückert U (2013)
In: Proceedings Wissenschaftsforum 2013 Intelligente Technische Systeme. HNI-Verlagsschriftenreihe. 79-90.
PUB | PDF
 
[5]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2637667
Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications
Sievers G, Christ P, Einhaus J, Jungeblut T, Porrmann M, Rückert U (2013)
In: 2013 NORCHIP.
PUB | DOI
 
[4]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2634649
Pareto-optimal Signal Processing on Low-Power Microprocessors
Christ P, Sievers G, Einhaus J, Jungeblut T, Porrmann M, Rückert U (2013)
In: Proceedings of the 12th IEEE International Conference on SENSORS. 1843-1846.
PUB | DOI | Download (ext.)
 
[3]
2011 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2476993
Resource Efficiency of Scalable Processor Architectures for SDR-based Applications (Invited)
Jungeblut T, Ax J, Sievers G, Hübener B, Porrmann M, Rückert U (2011)
In: Proc. of the Radar, Communication and Measurement Conference (RADCOM).
PUB | Dateien verfügbar
 
[2]
2010 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2018549
Design Space Exploration for Memory Subsystems of VLIW Architectures
Jungeblut T, Sievers G, Porrmann M, Rückert U (2010)
In: 5th IEEE International Conference on Networking, Architecture, and Storage. 377-385.
PUB | DOI
 
[1]
2010 | Konferenzbeitrag | PUB-ID: 2286628
A modular design flow for very large design space explorations
Jungeblut T, Lütkemeier S, Sievers G, Porrmann M, Rückert U (2010) .
PUB | Dateien verfügbar
 

Suche

Publikationen filtern

Darstellung / Sortierung

Export / Einbettung

14 Publikationen

Alle markieren

[14]
2016 | Bielefelder E-Dissertation | PUB-ID: 2904773
Entwurfsraumexploration eng gekoppelter paralleler Rechnerarchitekturen
Sievers G (2016)
Bielefeld: Universität Bielefeld.
PUB | PDF
 
[13]
2016 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2900363
Performance Estimation of Streaming Applications for Hierarchical MPSoCs
Flasskamp M, Sievers G, Ax J, Klarhorst C, Jungeblut T, Kelly W, Thies M, Porrmann M (2016)
In: Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO). ACM Press.
PUB | PDF | DOI
 
[12]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732427
Evaluation of Interconnect Fabrics for an Embedded MPSoC in 28 nm FD-SOI
Sievers G, Ax J, Kucza N, Flasskamp M, Jungeblut T, Kelly W, Porrmann M, Rückert U (2015)
In: 2015 IEEE International Symposium on Circuits & Systems (ISCAS). IEEE: 1925-1928.
PUB | DOI | Download (ext.)
 
[11]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2760622
Comparison of Shared and Private L1 Data Memories for an Embedded MPSoC in 28nm FD-SOI
Sievers G, Daberkow J, Ax J, Flasskamp M, Kelly W, Jungeblut T, Porrmann M, Rückert U (2015)
In: International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC). IEEE: 175-181.
PUB | DOI
 
[10]
2015 | Report | PUB-ID: 2783874
An Abstract Model for Performance Estimation of the Embedded Multiprocessor CoreVA-MPSoC Technical Report (v1.0)
Ax J, Flasskamp M, Sievers G, Klarhorst C, Jungeblut T, Kelly W (2015) .
PUB | PDF
 
[9]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2783142
System-Level Analysis of Network Interfaces for Hierarchical MPSoCs
Ax J, Sievers G, Flasskamp M, Kelly W, Jungeblut T, Porrmann M (2015)
In: Proceedings of the 8th International Workshop on Network on Chip Architectures (NoCArc). New York, NY, USA: ACM: 3-8.
PUB | PDF | DOI
 
[8]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2698929
CoreVA: A Configurable Resource-efficient VLIW Processor Architecture
Hübener B, Sievers G, Jungeblut T, Porrmann M, Rückert U (2014)
In: Proceedings of the 12th IEEE International Conference on Embedded and Ubiquitous Computing. IEEE: 9-16.
PUB | DOI
 
[7]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2753235
A Communication Model and Partitioning Algorithm for Streaming Applications for an Embedded MPSoC
Kelly W, Flasskamp M, Sievers G, Ax J, Chen J, Klarhorst C, Ragg C, Jungeblut T, Sorensen A (2014)
In: International Symposium on System-on-Chip (SoC). Tampere, Finland: IEEE.
PUB | DOI | Download (ext.)
 
[6]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2576115
Dynamisch rekonfigurierbare Hardware als Basistechnologie für intelligente technische Systeme
Korf S, Sievers G, Ax J, Cozzi D, Jungeblut T, Hagemeyer J, Porrmann M, Rückert U (2013)
In: Proceedings Wissenschaftsforum 2013 Intelligente Technische Systeme. HNI-Verlagsschriftenreihe. 79-90.
PUB | PDF
 
[5]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2637667
Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications
Sievers G, Christ P, Einhaus J, Jungeblut T, Porrmann M, Rückert U (2013)
In: 2013 NORCHIP.
PUB | DOI
 
[4]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2634649
Pareto-optimal Signal Processing on Low-Power Microprocessors
Christ P, Sievers G, Einhaus J, Jungeblut T, Porrmann M, Rückert U (2013)
In: Proceedings of the 12th IEEE International Conference on SENSORS. 1843-1846.
PUB | DOI | Download (ext.)
 
[3]
2011 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2476993
Resource Efficiency of Scalable Processor Architectures for SDR-based Applications (Invited)
Jungeblut T, Ax J, Sievers G, Hübener B, Porrmann M, Rückert U (2011)
In: Proc. of the Radar, Communication and Measurement Conference (RADCOM).
PUB | Dateien verfügbar
 
[2]
2010 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2018549
Design Space Exploration for Memory Subsystems of VLIW Architectures
Jungeblut T, Sievers G, Porrmann M, Rückert U (2010)
In: 5th IEEE International Conference on Networking, Architecture, and Storage. 377-385.
PUB | DOI
 
[1]
2010 | Konferenzbeitrag | PUB-ID: 2286628
A modular design flow for very large design space explorations
Jungeblut T, Lütkemeier S, Sievers G, Porrmann M, Rückert U (2010) .
PUB | Dateien verfügbar
 

Suche

Publikationen filtern

Darstellung / Sortierung

Export / Einbettung