PUB - Publikationen an der Universität Bielefeld

Alle markieren

• [14]
  

  2016 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2900363

  Flasskamp M, Sievers G, Ax J, et al. Performance Estimation of Streaming Applications for Hierarchical MPSoCs. In: Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO). New York, NY: ACM Press; 2016: 1.

  PUB | PDF | DOI
   
• [13]
  

  2016 | Bielefelder E-Dissertation | PUB-ID: 2904773

  Sievers G. Entwurfsraumexploration eng gekoppelter paralleler Rechnerarchitekturen. Bielefeld: Universität Bielefeld; 2016.

  PUB | PDF
   
• [12]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2783142

  Ax J, Sievers G, Flasskamp M, Kelly W, Jungeblut T, Porrmann M. System-Level Analysis of Network Interfaces for Hierarchical MPSoCs. In: Proceedings of the 8th International Workshop on Network on Chip Architectures (NoCArc). New York, NY, USA: ACM; 2015: 3-8.

  PUB | PDF | DOI
   
• [11]
  

  2015 | Report | PUB-ID: 2783874

  Ax J, Flasskamp M, Sievers G, Klarhorst C, Jungeblut T, Kelly W. An Abstract Model for Performance Estimation of the Embedded Multiprocessor CoreVA-MPSoC Technical Report (v1.0).; 2015.

  PUB | PDF
   
• [10]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732427

  Sievers G, Ax J, Kucza N, et al. Evaluation of Interconnect Fabrics for an Embedded MPSoC in 28 nm FD-SOI. In: 2015 IEEE International Symposium on Circuits & Systems (ISCAS). IEEE; 2015: 1925-1928.

  PUB | DOI | Download (ext.)
   
• [9]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2760622

  Sievers G, Daberkow J, Ax J, et al. Comparison of Shared and Private L1 Data Memories for an Embedded MPSoC in 28nm FD-SOI. In: International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC). IEEE; 2015: 175-181.

  PUB | DOI
   
• [8]
  

  2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2698929

  Hübener B, Sievers G, Jungeblut T, Porrmann M, Rückert U. CoreVA: A Configurable Resource-efficient VLIW Processor Architecture. In: Proceedings of the 12th IEEE International Conference on Embedded and Ubiquitous Computing. IEEE; 2014: 9-16.

  PUB | DOI
   
• [7]
  

  2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2753235

  Kelly W, Flasskamp M, Sievers G, et al. A Communication Model and Partitioning Algorithm for Streaming Applications for an Embedded MPSoC. In: International Symposium on System-on-Chip (SoC). Tampere, Finland: IEEE; 2014.

  PUB | DOI | Download (ext.)
   
• [6]
  

  2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2576115

  Korf S, Sievers G, Ax J, et al. Dynamisch rekonfigurierbare Hardware als Basistechnologie für intelligente technische Systeme. In: Gausemeier J, Dumitrescu R, Rammig F, Trächtler A, eds. Proceedings Wissenschaftsforum 2013 Intelligente Technische Systeme. HNI-Verlagsschriftenreihe. Vol 310. Paderborn: Heinz-Nixdorf-Inst., Univ. Paderborn; 2013: 79-90.

  PUB | PDF
   
• [5]
  

  2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2637667

  Sievers G, Christ P, Einhaus J, Jungeblut T, Porrmann M, Rückert U. Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications. In: 2013 NORCHIP. 2013.

  PUB | DOI
   
• [4]
  

  2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2634649

  Christ P, Sievers G, Einhaus J, Jungeblut T, Porrmann M, Rückert U. Pareto-optimal Signal Processing on Low-Power Microprocessors. In: Proceedings of the 12th IEEE International Conference on SENSORS. IEEE; 2013: 1843-1846.

  PUB | DOI | Download (ext.)
   
• [3]
  

  2011 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2476993

  Jungeblut T, Ax J, Sievers G, Hübener B, Porrmann M, Rückert U. Resource Efficiency of Scalable Processor Architectures for SDR-based Applications (Invited). In: Proc. of the Radar, Communication and Measurement Conference (RADCOM). 2011.

  PUB | Dateien verfügbar
   
• [2]
  

  2010 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2018549

  Jungeblut T, Sievers G, Porrmann M, Rückert U. Design Space Exploration for Memory Subsystems of VLIW Architectures. In: 5th IEEE International Conference on Networking, Architecture, and Storage. 2010: 377-385.

  PUB | DOI
   
• [1]
  

  2010 | Konferenzbeitrag | PUB-ID: 2286628

  Jungeblut T, Lütkemeier S, Sievers G, Porrmann M, Rückert U. A modular design flow for very large design space explorations.

  PUB | Dateien verfügbar