14 Publikationen

Alle markieren

[14]
2016 | Bielefelder E-Dissertation | PUB-ID: 2904773 OA
Sievers, G. (2016). Entwurfsraumexploration eng gekoppelter paralleler Rechnerarchitekturen. Bielefeld: Universität Bielefeld.
PUB | PDF
 
[13]
2016 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2900363 OA
Flasskamp, M., Sievers, G., Ax, J., Klarhorst, C., Jungeblut, T., Kelly, W., Thies, M. & Porrmann, M. (2016). Performance Estimation of Streaming Applications for Hierarchical MPSoCs. Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO) (S. 1). New York, NY: ACM Press. doi:10.1145/2852339.2852342.
PUB | PDF | DOI
 
[12]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732427
Sievers, G., Ax, J., Kucza, N., Flasskamp, M., Jungeblut, T., Kelly, W., Porrmann, M. & Rückert, U. (2015). Evaluation of Interconnect Fabrics for an Embedded MPSoC in 28 nm FD-SOI. 2015 IEEE International Symposium on Circuits & Systems (ISCAS) (S. 1925-1928). Gehalten auf der 2015 IEEE International Symposium on Circuits & Systems (ISCAS), IEEE. doi:10.1109/ISCAS.2015.7169049.
PUB | DOI | Download (ext.)
 
[11]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2760622
Sievers, G., Daberkow, J., Ax, J., Flasskamp, M., Kelly, W., Jungeblut, T., Porrmann, M. & Rückert, U. (2015). Comparison of Shared and Private L1 Data Memories for an Embedded MPSoC in 28nm FD-SOI. International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) (S. 175-181). Gehalten auf der IEEE 9th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 2015, IEEE. doi:10.1109/MCSoC.2015.25.
PUB | DOI
 
[10]
2015 | Report | PUB-ID: 2783874 OA
Ax, J., Flasskamp, M., Sievers, G., Klarhorst, C., Jungeblut, T. & Kelly, W. (2015). An Abstract Model for Performance Estimation of the Embedded Multiprocessor CoreVA-MPSoC Technical Report (v1.0).
PUB | PDF
 
[9]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2783142 OA
Ax, J., Sievers, G., Flasskamp, M., Kelly, W., Jungeblut, T. & Porrmann, M. (2015). System-Level Analysis of Network Interfaces for Hierarchical MPSoCs. Proceedings of the 8th International Workshop on Network on Chip Architectures (NoCArc) (S. 3-8). Gehalten auf der International Workshop on Network on Chip Architectures (NoCArc), New York, NY, USA: ACM. doi:10.1145/2835512.2835513.
PUB | PDF | DOI
 
[8]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2698929
Hübener, B., Sievers, G., Jungeblut, T., Porrmann, M. & Rückert, U. (2014). CoreVA: A Configurable Resource-efficient VLIW Processor Architecture. Proceedings of the 12th IEEE International Conference on Embedded and Ubiquitous Computing (S. 9-16). Gehalten auf der EUC 2014, IEEE. doi:10.1109/EUC.2014.11.
PUB | DOI
 
[7]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2753235
Kelly, W., Flasskamp, M., Sievers, G., Ax, J., Chen, J., Klarhorst, C., Ragg, C., Jungeblut, T. & Sorensen, A. (2014). A Communication Model and Partitioning Algorithm for Streaming Applications for an Embedded MPSoC. International Symposium on System-on-Chip (SoC). Tampere, Finland: IEEE. doi:10.1109/ISSOC.2014.6972436.
PUB | DOI | Download (ext.)
 
[6]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2576115 OA
Korf, S., Sievers, G., Ax, J., Cozzi, D., Jungeblut, T., Hagemeyer, J., Porrmann, M. & Rückert, U. (2013). Dynamisch rekonfigurierbare Hardware als Basistechnologie für intelligente technische Systeme (HNI-Verlagsschriftenreihe). In J. Gausemeier, R. Dumitrescu, F. Rammig & A. Trächtler (Hrsg.), Proceedings Wissenschaftsforum 2013 Intelligente Technische Systeme (S. 79-90). Paderborn: Heinz-Nixdorf-Inst., Univ. Paderborn.
PUB | PDF
 
[5]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2637667
Sievers, G., Christ, P., Einhaus, J., Jungeblut, T., Porrmann, M. & Rückert, U. (2013). Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications. 2013 NORCHIP. Gehalten auf der NORCHIP. doi:10.1109/NORCHIP.2013.6702002.
PUB | DOI
 
[4]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2634649
Christ, P., Sievers, G., Einhaus, J., Jungeblut, T., Porrmann, M. & Rückert, U. (2013). Pareto-optimal Signal Processing on Low-Power Microprocessors. Proceedings of the 12th IEEE International Conference on SENSORS (S. 1843-1846). IEEE. doi:10.1109/ICSENS.2013.6688593.
PUB | DOI | Download (ext.)
 
[3]
2011 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2476993 OA
Jungeblut, T., Ax, J., Sievers, G., Hübener, B., Porrmann, M. & Rückert, U. (2011). Resource Efficiency of Scalable Processor Architectures for SDR-based Applications (Invited). Proc. of the Radar, Communication and Measurement Conference (RADCOM).
PUB | Dateien verfügbar
 
[2]
2010 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2018549
Jungeblut, T., Sievers, G., Porrmann, M. & Rückert, U. (2010). Design Space Exploration for Memory Subsystems of VLIW Architectures. 5th IEEE International Conference on Networking, Architecture, and Storage (S. 377-385). Gehalten auf der NAS 2010. doi:10.1109/NAS.2010.14.
PUB | DOI
 
[1]
2010 | Konferenzbeitrag | PUB-ID: 2286628 OA
Jungeblut, T., Lütkemeier, S., Sievers, G., Porrmann, M. & Rückert, U. (2010). A modular design flow for very large design space explorations. CDNLive! EMEA 2010.
PUB | Dateien verfügbar
 

Suche

Publikationen filtern

Darstellung / Sortierung

Zitationsstil: dgps

Export / Einbettung

14 Publikationen

Alle markieren

[14]
2016 | Bielefelder E-Dissertation | PUB-ID: 2904773 OA
Sievers, G. (2016). Entwurfsraumexploration eng gekoppelter paralleler Rechnerarchitekturen. Bielefeld: Universität Bielefeld.
PUB | PDF
 
[13]
2016 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2900363 OA
Flasskamp, M., Sievers, G., Ax, J., Klarhorst, C., Jungeblut, T., Kelly, W., Thies, M. & Porrmann, M. (2016). Performance Estimation of Streaming Applications for Hierarchical MPSoCs. Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO) (S. 1). New York, NY: ACM Press. doi:10.1145/2852339.2852342.
PUB | PDF | DOI
 
[12]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732427
Sievers, G., Ax, J., Kucza, N., Flasskamp, M., Jungeblut, T., Kelly, W., Porrmann, M. & Rückert, U. (2015). Evaluation of Interconnect Fabrics for an Embedded MPSoC in 28 nm FD-SOI. 2015 IEEE International Symposium on Circuits & Systems (ISCAS) (S. 1925-1928). Gehalten auf der 2015 IEEE International Symposium on Circuits & Systems (ISCAS), IEEE. doi:10.1109/ISCAS.2015.7169049.
PUB | DOI | Download (ext.)
 
[11]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2760622
Sievers, G., Daberkow, J., Ax, J., Flasskamp, M., Kelly, W., Jungeblut, T., Porrmann, M. & Rückert, U. (2015). Comparison of Shared and Private L1 Data Memories for an Embedded MPSoC in 28nm FD-SOI. International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) (S. 175-181). Gehalten auf der IEEE 9th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 2015, IEEE. doi:10.1109/MCSoC.2015.25.
PUB | DOI
 
[10]
2015 | Report | PUB-ID: 2783874 OA
Ax, J., Flasskamp, M., Sievers, G., Klarhorst, C., Jungeblut, T. & Kelly, W. (2015). An Abstract Model for Performance Estimation of the Embedded Multiprocessor CoreVA-MPSoC Technical Report (v1.0).
PUB | PDF
 
[9]
2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2783142 OA
Ax, J., Sievers, G., Flasskamp, M., Kelly, W., Jungeblut, T. & Porrmann, M. (2015). System-Level Analysis of Network Interfaces for Hierarchical MPSoCs. Proceedings of the 8th International Workshop on Network on Chip Architectures (NoCArc) (S. 3-8). Gehalten auf der International Workshop on Network on Chip Architectures (NoCArc), New York, NY, USA: ACM. doi:10.1145/2835512.2835513.
PUB | PDF | DOI
 
[8]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2698929
Hübener, B., Sievers, G., Jungeblut, T., Porrmann, M. & Rückert, U. (2014). CoreVA: A Configurable Resource-efficient VLIW Processor Architecture. Proceedings of the 12th IEEE International Conference on Embedded and Ubiquitous Computing (S. 9-16). Gehalten auf der EUC 2014, IEEE. doi:10.1109/EUC.2014.11.
PUB | DOI
 
[7]
2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2753235
Kelly, W., Flasskamp, M., Sievers, G., Ax, J., Chen, J., Klarhorst, C., Ragg, C., Jungeblut, T. & Sorensen, A. (2014). A Communication Model and Partitioning Algorithm for Streaming Applications for an Embedded MPSoC. International Symposium on System-on-Chip (SoC). Tampere, Finland: IEEE. doi:10.1109/ISSOC.2014.6972436.
PUB | DOI | Download (ext.)
 
[6]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2576115 OA
Korf, S., Sievers, G., Ax, J., Cozzi, D., Jungeblut, T., Hagemeyer, J., Porrmann, M. & Rückert, U. (2013). Dynamisch rekonfigurierbare Hardware als Basistechnologie für intelligente technische Systeme (HNI-Verlagsschriftenreihe). In J. Gausemeier, R. Dumitrescu, F. Rammig & A. Trächtler (Hrsg.), Proceedings Wissenschaftsforum 2013 Intelligente Technische Systeme (S. 79-90). Paderborn: Heinz-Nixdorf-Inst., Univ. Paderborn.
PUB | PDF
 
[5]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2637667
Sievers, G., Christ, P., Einhaus, J., Jungeblut, T., Porrmann, M. & Rückert, U. (2013). Design-Space Exploration of the Configurable 32 bit VLIW Processor CoreVA for Signal Processing Applications. 2013 NORCHIP. Gehalten auf der NORCHIP. doi:10.1109/NORCHIP.2013.6702002.
PUB | DOI
 
[4]
2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2634649
Christ, P., Sievers, G., Einhaus, J., Jungeblut, T., Porrmann, M. & Rückert, U. (2013). Pareto-optimal Signal Processing on Low-Power Microprocessors. Proceedings of the 12th IEEE International Conference on SENSORS (S. 1843-1846). IEEE. doi:10.1109/ICSENS.2013.6688593.
PUB | DOI | Download (ext.)
 
[3]
2011 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2476993 OA
Jungeblut, T., Ax, J., Sievers, G., Hübener, B., Porrmann, M. & Rückert, U. (2011). Resource Efficiency of Scalable Processor Architectures for SDR-based Applications (Invited). Proc. of the Radar, Communication and Measurement Conference (RADCOM).
PUB | Dateien verfügbar
 
[2]
2010 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2018549
Jungeblut, T., Sievers, G., Porrmann, M. & Rückert, U. (2010). Design Space Exploration for Memory Subsystems of VLIW Architectures. 5th IEEE International Conference on Networking, Architecture, and Storage (S. 377-385). Gehalten auf der NAS 2010. doi:10.1109/NAS.2010.14.
PUB | DOI
 
[1]
2010 | Konferenzbeitrag | PUB-ID: 2286628 OA
Jungeblut, T., Lütkemeier, S., Sievers, G., Porrmann, M. & Rückert, U. (2010). A modular design flow for very large design space explorations. CDNLive! EMEA 2010.
PUB | Dateien verfügbar
 

Suche

Publikationen filtern

Darstellung / Sortierung

Zitationsstil: dgps

Export / Einbettung