PUB - Publikationen an der Universität Bielefeld

Alle markieren

• [17]
  

  2019 | Bielefelder E-Dissertation | PUB-ID: 2937273

  J. Ax, On-Chip-Netzwerk-Architekturen für eingebettete hierarchische Multiprozessoren, Bielefeld: Universität Bielefeld, 2019.

  PUB | PDF | DOI
   
• [16]
  

  2018 | Zeitschriftenaufsatz | Veröffentlicht | PUB-ID: 2915905

  J. Ax, et al., “CoreVA-MPSoC: A Many-core Architecture with Tightly Coupled Shared and Local Data Memories”, IEEE Transactions on Parallel and Distributed Systems, vol. 29, 2018, pp. 1030-1043.

  PUB | PDF | DOI | WoS
   
• [15]
  

  2018 | Konferenzbeitrag | PUB-ID: 2921315

  C. Klarhorst, et al., “Development of Energy Models for Design Space Exploration of Embedded Many-Core Systems”, Presented at the 6th International Workshop on High Performance Energy Efficient Embedded Systems (HIP3ES 2018), Manchester, United Kingdom, 2018.

  PUB
   
• [14]
  

  2017 | Sammelwerksbeitrag | Veröffentlicht | PUB-ID: 2908972

  G. Sievers, et al., “The CoreVA-MPSoC: A Multiprocessor Platform for Software-Defined Radio”, Computing Platforms for Software-Defined Radio, W. Hussain, et al., eds., Cham, Switzerland: Springer International Publishing, 2017, pp.29--59.

  PUB | DOI
   
• [13]
  

  2017 | Konferenzbeitrag | Angenommen | PUB-ID: 2912816

  J. Ax, et al., “Comparing synchronous, mesochronous and asynchronous NoCs for GALS based MPSoC”, IEEE 11th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-17), Accepted.

  PUB
   
• [12]
  

  2016 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2900363

  M. Flasskamp, et al., “Performance Estimation of Streaming Applications for Hierarchical MPSoCs”, Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO), New York, NY: ACM Press, 2016, pp.1.

  PUB | PDF | DOI
   
• [11]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2783142

  J. Ax, et al., “System-Level Analysis of Network Interfaces for Hierarchical MPSoCs”, Proceedings of the 8th International Workshop on Network on Chip Architectures (NoCArc), New York, NY, USA: ACM, 2015, pp.3-8.

  PUB | PDF | DOI
   
• [10]
  

  2015 | Report | PUB-ID: 2783874

  J. Ax, et al., An Abstract Model for Performance Estimation of the Embedded Multiprocessor CoreVA-MPSoC Technical Report (v1.0), 2015.

  PUB | PDF
   
• [9]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732427

  G. Sievers, et al., “Evaluation of Interconnect Fabrics for an Embedded MPSoC in 28 nm FD-SOI”, 2015 IEEE International Symposium on Circuits & Systems (ISCAS), IEEE, 2015, pp.1925-1928.

  PUB | DOI | Download (ext.)
   
• [8]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2760622

  G. Sievers, et al., “Comparison of Shared and Private L1 Data Memories for an Embedded MPSoC in 28nm FD-SOI”, International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), IEEE, 2015, pp.175-181.

  PUB | DOI
   
• [7]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2757836

  J. Ax, et al., “Universelle Echtzeit-Ethernet Architektur zur Integration in rekonfigurierbare Automatisierungssysteme”, Presented at the 45. Jahrestagung der Gesellschaft für Informatik (INFORMATIK), Cottbus, 2015.

  PUB
   
• [6]
  

  2015 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2732419

  A. Buda, et al., “Automatische Protokollanpassung von Echtzeit-Ethernet-Standards durch FPGA-Technologien”, Presented at the Automation 2015, Baden-Baden, 2015.

  PUB
   
• [5]
  

  2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2698994

  M. Walter, et al., “Dynamische Rekonfiguration von Echtzeit-Ethernet-Standards mit harten Echtzeit­anforderungen”, Presented at the Kommunikation in der Automation – KommA 2014, Lemgo, Germany, 2014.

  PUB | Download (ext.)
   
• [4]
  

  2014 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2753235

  W. Kelly, et al., “A Communication Model and Partitioning Algorithm for Streaming Applications for an Embedded MPSoC”, International Symposium on System-on-Chip (SoC), Tampere, Finland: IEEE, 2014.

  PUB | DOI | Download (ext.)
   
• [3]
  

  2013 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2576115

  S. Korf, et al., “Dynamisch rekonfigurierbare Hardware als Basistechnologie für intelligente technische Systeme”, Proceedings Wissenschaftsforum 2013 Intelligente Technische Systeme, J. Gausemeier, et al., eds., HNI-Verlagsschriftenreihe, vol. 310, Paderborn: Heinz-Nixdorf-Inst., Univ. Paderborn, 2013, pp.79-90.

  PUB | PDF
   
• [2]
  

  2012 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2493813

  T. Jungeblut, et al., “A TCMS-based architecture for GALS NoCs.”, 2012 IEEE International Symposium on Circuits and Systems, IEEE Circuits and Systems Society and Institute of Electrical and Electronics Engineers, eds., Piscataway, NJ: IEEE, 2012.

  PUB | DOI
   
• [1]
  

  2011 | Konferenzbeitrag | Veröffentlicht | PUB-ID: 2476993

  T. Jungeblut, et al., “Resource Efficiency of Scalable Processor Architectures for SDR-based Applications (Invited)”, Proc. of the Radar, Communication and Measurement Conference (RADCOM), 2011.

  PUB | Dateien verfügbar